在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3752|回复: 2

[求助] 菜鸟来问:做ATPG时需要读入的library文件是什么文件

[复制链接]
发表于 2010-9-27 10:37:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位:
      刚开始学ATPG,第一步是读入netlist,这个没有疑问。第二步是读入library model。然后我就不明白是什么样的model了。user guide里面只是简单提了一句:verilog library models referenced by your design。举例也只是用*.v。工艺库的话,我用 “read_netlist -library ../smic13g.v" 好像可以,但是memory的话,该用什么呢,是用memory compiler 产生的 *.v文件,还是什么其他的文件呢?
      恩,补充一下,用memory compiler产生的.v文件试了一下,read_netlist的时候只是有warning:Rule N2(unsupported construct)was violated 22 times。而run_build_model 的时候,就有Error说,Memory has no write ports and no init file。这是为什么呢?
发表于 2011-11-19 19:05:47 | 显示全部楼层
我是將memory 設為black box 不知這樣有無壞處?! (memory的測試則是另外設計Bist Pattern)
发表于 2011-11-20 13:47:46 | 显示全部楼层
library model:  使用 Verilog 文件,描述 Cell 的逻辑功能。
  对于 AtPG 工具,只能识别比较简单的描述,复杂的无法识别。
  
  如果你有 工具的相关文档,可以找到对于 Memory,应该如何描述。

  Memory 为 blackBox,则相关的逻辑(Shadow Logic) 无法测试。
  其不测试主要看对测试质量的要求,以及 Shadow Logic 的数量。可以考虑读书 Memory Model,或者将 Memory 加 Bypass 电路,增强 Shadow Logic Test
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-14 02:10 , Processed in 0.024258 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表