verilogA 混合信号仿真必不可少的东西

danzy_yeah · 发表于 2008-3-4 22:38:50

最近用Verilog-A写了一个PLL模型，该仿真模型在功能上基本与模拟电路相同，但仿真速度提高1000倍以上！所以在做数模混合电路设计中可以将一些模型转成行为级模型！

hvpower · 发表于 2008-4-4 20:16:35

的确不过还有人用MATLAB做系统级建模

linxiulong · 发表于 2008-4-4 23:37:37

xiexie

fky903 · 发表于 2008-4-5 00:56:12

9好东西谢了啊

yxw8193 · 发表于 2008-4-22 21:38:31

bucuo

hustlinjh · 发表于 2008-4-22 23:42:57

我怎么什么都没看到呢

xiaobenyi · 发表于 2008-4-23 00:04:17

如果能象 SMASH 一样直接把模拟电路的 spice 网表和数字的 RTL 级代码联合仿真就好了
只是 SMASH 仿真精度太低了，速度也很慢，但就混合仿真的方便程度来说，还是很不错的，毕竟不用给模拟电路写模型代码

qimo · 发表于 2008-4-25 15:49:41

有没有erilogA debug的工具？

blurt · 发表于 2008-4-27 18:05:44

好东西呢

icb · 发表于 2008-4-30 13:27:50

可以研究研究

学习中