在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3457|回复: 7

[求助] Verilog 计数器 波形仿真

[复制链接]
发表于 2010-8-27 10:30:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助Verilog 计数器 波形仿真,在执行到31时会突然变成[] ! 之类的符号如图,我定义也给了8bit,请问问题出在哪了?程序设置?
1.JPG
发表于 2010-8-27 10:56:19 | 显示全部楼层
应该是程序设置有问题,与位数无关,因为加到一定后会回零的
发表于 2010-8-27 13:42:07 | 显示全部楼层
这个是数制设置问题,设置成无符号整型就可以了
发表于 2010-8-27 14:34:23 | 显示全部楼层
在波形窗口设置成无符号整型试试
发表于 2010-8-27 16:36:36 | 显示全部楼层
能说下为什么会这样呢
 楼主| 发表于 2010-8-27 17:06:40 | 显示全部楼层
 楼主| 发表于 2010-8-27 17:08:02 | 显示全部楼层


在波形窗口设置成无符号整型试试
shxr 发表于 2010-8-27 14:34


已经弄好了,非常感谢!
发表于 2015-7-8 10:22:46 | 显示全部楼层
怎么解决的啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 11:35 , Processed in 0.023267 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表