在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4364|回复: 7

[求助] 请教高手Astro问题

[复制链接]
发表于 2010-8-22 15:32:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 linglingfa 于 2010-8-27 20:45 编辑

在刚开始CTS设置clock common options后,出现一些waring
waring:cell port PO2W/PAD with unknow direction,assumed as input direction
waring:cell port PO2W/I with unknow direction,assumed as input direction
waring:cell port PIW/PAD with unknow direction,assumed as input direction
waring:cell port PIW/C with unknow direction,assumed as input direction
waring: i0: PAD is an implicit ignore pin since it is an non-clock pin
waring: i1: PAD is an implicit ignore pin since it is an non-clock pin
我用的SMIC18工艺,其中PO2W PIW 分别是所用的输出信号PAD、输入信号PAD,
i0,i1是连接两个时钟信号的PAD的实例名

    设置完后,通过clock browse观察时钟树结构,只能看到两个时钟信号连接到i0,i1PAD,但是不连接到摆放在core内部的时序元件的时钟引脚上。


时钟树报告如下
**********************************************************************
*
*   Clock Tree Reports
*
*   Tool    : Astro
*   Version : Z-2007.03-SP10 for SUN.64 -- Jan_06,_2009
*   Design  : pre_cts_copy
*   Date    : Fri Aug 27 20:25:46 2010
*
**********************************************************************



======== Clock tree overview ======================================
1. clock clk480
       0 sink pins
       0 gate/macro pins
       1 ignore pins
       0 gate levels
2. clock clk60
       0 sink pins
       0 gate/macro pins
       1 ignore pins
       0 gate levels

Summary
                  total number of clocks : 2
               total number of sink pins : 0
         total number of gate/macro pins : 0
             total number of ignore pins : 2

             maximum number of sink pins : 0
       maximum number of gate/macro pins : 0
           maximum number of ignore pins : 1
           maximum number of gate levels : 0



======== User defined sync pins ======================================


======== Explicit ignored sink pins ======================================
1. clock clk480
2. clock clk60


======== Implicit ignored sink pins ======================================
  C = clock port without trigger edges
  N = non-clock port
  O = open pin
  I = implicit ignore pin
--------------------------------------
1. clock clk480
  (I) clk480
  (N) i0AD
  (I) i0AD
2. clock clk60
  (I) clk60
  (N) i1AD
  (I) i1:PAD


======== Clock domain overlaps ======================================
发表于 2010-8-22 19:18:05 | 显示全部楼层
How about make a fake *.lib to define PAD cell function/timing?
发表于 2010-8-22 20:09:22 | 显示全部楼层
时钟信号连接到的pin无clock属性
 楼主| 发表于 2010-8-27 18:31:03 | 显示全部楼层
要怎么解决呀?谢谢了
3# zh123456789
 楼主| 发表于 2010-8-29 15:56:35 | 显示全部楼层
自己顶
发表于 2010-11-2 23:53:23 | 显示全部楼层
呵呵,学习了。
发表于 2011-3-29 09:50:50 | 显示全部楼层
学习了。。。。。。。。。。。。。。
发表于 2011-3-29 11:16:34 | 显示全部楼层
xiexie!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 07:22 , Processed in 0.018350 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表