在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 16127|回复: 62

[资料] Phase Noise Simulation and Modeling of ADPLL by SystemVerilog

[复制链接]
发表于 2010-8-16 16:02:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
attached

Phase Noise Simulation and Modeling of ADPLL by SystemVerilog_paper+presentation.rar (720.78 KB, 下载次数: 678 )
发表于 2010-8-17 11:09:22 | 显示全部楼层
谢谢啊
发表于 2010-8-31 19:18:16 | 显示全部楼层
发表于 2010-9-4 17:58:56 | 显示全部楼层
谢谢楼主,正好在学习这个呢
发表于 2010-12-24 15:23:54 | 显示全部楼层
不错,多谢楼主
发表于 2011-3-27 20:29:55 | 显示全部楼层
下来看看
发表于 2011-3-28 00:27:58 | 显示全部楼层
谢谢楼主,正好在学习这个呢
发表于 2011-4-8 12:41:14 | 显示全部楼层
谢谢分享,最近正在学习中。
发表于 2011-4-10 23:52:50 | 显示全部楼层
Phase Noise Simulation and Modeling of ADPLL by SystemVerilog
发表于 2011-4-11 00:04:35 | 显示全部楼层
好文 谢谢 赞一个
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 09:54 , Processed in 0.022616 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表