请教phase margin问题

skycloud

下图是一个系统开环传输函数，2pole 和1 zero，截止频率fc=70kHz，相位裕度82度@fc=70kHz。A点（1kHz处）的相位裕度是8度。请问：考虑实际系统各设计参数误差，A点处（1kHz）的相位裕度至少要多少，才可以保证实际的系统是稳定的？

                               
登录/注册后可看大图

jinjin0412

本来就是稳定的，只要确保zero前只有这2个pole，实在不放心在次极点和zero间加一个PI矫正好了

love_ic

是稳定的，通常只要在0度以上就可以了，这是个很好的问题，兄弟应该是在轻载发现的吧。好好的调整一下你的补偿电容，把补偿电容做大，或者引入前馈电容。

skycloud

love_ic  版主：
是的。轻载时，输出极点内移，就可能会出现这个问题。
请教版主：“0度以上就可以了”，能否给个经验值做参考，10度？20度？
谢

love_ic

我通常会选择在30度以上。

love_ic

我通常会选择在30度以上。其实最担心的是你没有很好的建模，因为有时候做系统设计的时候最可能出问题的就是参数提取存在较大的误差，因此实际出来的产品往往那个会和系统仿真存在较大的偏差。
我觉得可以从两面来保证，一是保留足够的Margin
二是一定要多做一些Transistor级的仿真，确保没有问题.
你可以再引入一个Zero和一个Pole，让你的Zero去Cancel掉你的第二个Pole，这样会好很，应该可以解决这个问题。
love_ic 发表于 2010-8-14 21:01

                               
登录/注册后可看大图

love_ic

下图是一个系统开环传输函数，2pole 和1 zero，截止频率fc=70kHz，相位裕度82度@fc=70kHz。A点（1kHz处）的相位裕度是8度。请问：考虑实际系统各设计参数误差，A点处（1kHz）的相位裕度至少要多少，才可以保证实际的 ...
skycloud 发表于 2010-8-2 19:34

                               
登录/注册后可看大图

你这个是什么产品的Bode图? 看起来你的Zero大概在15k左右，应该Cost也不低啊〉

skycloud

谢谢love_ic  版主的回复，受教了。这样的经验值是在实际的项目中累积起来的，对产品的设计最有指导意义。
最近做了一下电流模式的建模，以便指导产品环路稳定补偿的设计，当输出负载变化时，便会遇到上述的问题。
由于经验欠缺，所以来此向各位请教。做产品，margin是一定要考虑的。
一楼的bode图是为了明确这个问题而定性给出的，不代表实际产品的具体值。

引用：“我觉得可以从两面来保证，一是保留足够的Margin
二是一定要多做一些Transistor级的仿真，确保没有问题.”
非常赞成版主的意见，模型的建立只是为了对环路补偿给出方向性的意见，但最终补偿方案的确定要靠transistor级的电路瞬态仿真来决定，并且要覆盖各种工作条件和元件参数及制程条件的变化。

请教版主：
“你可以再引入一个Zero和一个Pole，让你的Zero去Cancel掉你的第二个Pole，这样会好很，应该可以解决这个问题。”
这是指前馈电容技术（分压反馈电阻上并联电容）吗？还是指需在e/a补偿电路中再引入一个zero和pole？在电流模式dcdc bode中，第二个pole一般是指负载电阻和输出电容形成的pole，会随输出负载的变化而变化，上述引入的zero的值如何选取来适应此pole的变化？

skycloud

你这个是什么产品的Bode图? 看起来你的Zero大概在15k左右，应该Cost也不低啊〉
love_ic 发表于 2010-8-14 21:19

                               
登录/注册后可看大图

请教：zero的大小与cost有怎样的联系？

sohugu

一般书上上推荐大于45°