设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 请问set_clock_latency 设太大会有什么不好

1 2 3 45 / 5 页

返回列表发新帖

楼主: meijingguoyu

[求助] 请问set_clock_latency 设太大会有什么不好

发表于 2016-10-8 21:05:08 | 显示全部楼层

uncertainty 的话，setup一般可以设置为最小时钟周期的10%-20%，hold的话要看工艺了

回复支持反对

使用道具举报

发表于 2017-6-9 16:08:53 | 显示全部楼层

回复 1# meijingguoyu

set_clock_latency應該是用來模擬真實的delay不應該用來控制clock tree的實現

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 3 45 / 5 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-11 03:20 , Processed in 0.011337 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表