请问set_clock_latency 设太大会有什么不好

haier822 · 发表于 2011-12-13 14:17:44

这样看来，set_clock_latency在一般情况下，综合时不会对路径其约束作用，因为时钟是理想的。在PR过程中，PR会自动根据布时钟树，布出来的时钟延迟才是最终的结果，跟之前在DC中的set_clock_latency设置就没什么关系了。听听不同的意见。

xiaocanmeng · 发表于 2012-12-13 14:25:28

set_clock_skew
Note: This command is obsolete starting in 2006.06. It has been replaced by
set_clock_latency, set_clock_uncertainty and set_propagated_clock commands. Please
adjust your script accordingly.

yhang0 · 发表于 2012-12-13 14:30:00

set_clock_uncertainty 半个周期也太夸张了。。一般根据时钟源来设

yonghengde · 发表于 2013-1-9 10:19:36

我们用TSMC018工艺clock_uncertainty经验值应该是setup 1ns，hole 0.5ns

liust · 发表于 2013-3-29 21:16:22

我们用TSMC018工艺clock_uncertainty经验值应该是setup 1ns，hole 0.5ns
yonghengde 发表于 2013-1-9 10:19

登录/注册后可看大图

值有点大吧

realmanner · 发表于 2013-3-30 05:04:10

skew 比较重要

kay443 · 发表于 2013-3-31 16:00:10

40g的好像是150ps

smartyaya · 发表于 2013-3-31 23:35:17

回复 7# qubianbig

对的，OCV的时候，launch clock 和capture clock 计算的时候可能用不同的系数，slew如果你insertion delay做的太长，skew会比较大，timing不好收敛。

smartyaya · 发表于 2013-4-1 12:58:41

我们在28工艺一般设10%

liu675 · 发表于 2013-5-11 10:41:09

uncertainty的值不是jitter+skew吗？

[求助] 请问set_clock_latency 设太大会有什么不好

站长推荐 /2