在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3324|回复: 2

[求助] asic设计的问题

[复制链接]
发表于 2010-7-29 15:05:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
各位大虾,我想问一下,我如何能估计我写的代码能跑多高的频率呢??我们如果能DC综合,面积不同能跑的频率就不同。
发表于 2010-7-31 10:45:44 | 显示全部楼层
看看std cell库里面flip flop的setup和hold,
时钟周期最小不能低于setup与hold之和。
回复 支持 反对

使用道具 举报

发表于 2010-8-16 15:44:11 | 显示全部楼层
only STA after post-layout with clock tree
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-7 14:11 , Processed in 0.124456 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表