请教：运放建立时间的仿真问题

dylan_uestc · 发表于 2010-7-27 16:17:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 dylan_uestc 于 2010-7-28 10:34 编辑

设计了一个gain-boost的折叠式cascode运放，请问如何仿真求得它的建立时间？

师兄说要搭建专门的电路，看了一些paper，提到接成单位增益反馈形式，在输入端加一阶跃信号，测波形over

请各位指教？具体该怎么仿真，（电路接成何种形式，加什么信号-阶跃还是小阶跃）越详细越好

没有实测过的“理论哥”就算了哈，概念我也清楚，说得很简单“建立时间是指运放被小信号激励时，输出达到最终值允许误差范围所需时间”
理论简单一动起手就发SB了，我郁闷

这几天我琢磨了一下，接成如图所示，在vin加小阶跃信号，测量输出波形求建立时间，不知对不对？

dylan_uestc · 发表于 2010-7-28 10:37:38

再注明一上，我是要测全差分电路的建立时间哈，差分输出

badgoodbad · 发表于 2010-7-28 11:36:44

用在开关电容里吗？如果是，就带上开关电容仿阶跃。
如果不是，看settling time干什么？

[求助] 请教：运放建立时间的仿真问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2