设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 同一个系统同时用上升沿和下降沿处理数据的利弊？？ ...
12
返回列表 发新帖
楼主: zh123456789

[求助] 同一个系统同时用上升沿和下降沿处理数据的利弊？？

[复制链接]
kuangjianghua
发表于 2010-7-30 10:41:55 | 显示全部楼层
器件上升下降的时间不一样
回复 支持 反对

举报

jium007
发表于 2010-8-1 12:16:07 | 显示全部楼层
学习了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

308828146
发表于 2010-8-21 19:02:33 | 显示全部楼层
学习了
回复 支持 反对

举报

awwddbb
发表于 2010-8-22 19:01:49 | 显示全部楼层
用的不多。
回复 支持 反对

举报

shenhuijun
发表于 2010-8-22 20:49:14 | 显示全部楼层
学习一下。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

cleocss
发表于 2010-8-23 08:08:01 | 显示全部楼层
频率不高的话，可以这样用，但最好不要。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

sfjrichard
发表于 2010-8-23 10:44:10 | 显示全部楼层
学习，学习，我们公司规定禁止这种设计
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 13:57 , Processed in 0.020371 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表