在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3769|回复: 2

[求助] PCIE背板设计需要注意哪些细节啊?

[复制链接]
发表于 2010-7-27 09:30:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
比如去耦电容等,完全没做过请大家给予些建议
发表于 2011-1-28 17:21:20 | 显示全部楼层
背板设计,应该是不需要加去耦电容的
主要关注在布线,连接器处理,还有板材什么的
发表于 2011-8-8 22:11:06 | 显示全部楼层
背板是一种典型的无源链路,需要考虑,损耗,反射,串扰,地平面(地弹和SSN)等
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:48 , Processed in 0.051884 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表