dc综合约束

wind_dami · 发表于 2010-7-26 21:34:14

您需要登录才可以下载或查看，没有账号？注册

x

请问在用dc综合，对design（包括subdesign）进行约束的时候，是否所有的port都要加约束，对控制信号，数据信号需要分别处理吗（控制信号可加可不加约束，数据信号需要加约束）？多谢了，在线等

zh123456789 · 发表于 2010-7-27 09:51:39

理论上是所有的instance ，ports都应加约束的

edta2008 · 发表于 2010-7-27 13:13:11

路过。。。

wodeqinshi709 · 发表于 2010-7-27 17:28:27

谢谢。。。

XIYAN · 发表于 2010-8-23 23:45:29

对，负责有的路径计算信息不全或不真实

cllf · 发表于 2010-9-8 17:05:20

学习下

断桥残雪0114 · 发表于 2010-9-12 11:21:21

\(^o^)/~谢了，学走了~~~

ghonghu · 发表于 2010-9-13 05:14:59

所有的管脚都要加约束的，

lycxy521 · 发表于 2010-10-25 23:52:33

学习中！
谢谢分享

just_kevin · 发表于 2010-11-1 22:17:12

那所有管脚的约束信息该怎么定义？

[求助] dc综合约束