SDRAM与DDR布线指南

zhenli888 · 发表于 2012-11-24 12:37:08

谢谢

kidsmate · 发表于 2012-11-29 10:37:24

感谢+mark！

wnlrm · 发表于 2012-12-18 13:37:41

henhaohenhaoa hehe

bxd_1979 · 发表于 2012-12-18 23:43:26

回复 1# shandongtou

谢谢你的指点

qusb001 · 发表于 2013-4-3 21:47:04

这个资料很好

apolo1969 · 发表于 2013-9-4 05:33:34

PCB in transfer line, and then back-annotate back, because RAM data lines do not need to correspond to each, just a place to store bit on it. Note: Refresh line A10 can not be stressed, need to read the RAM ID when they can not be adjuste

asus119 · 发表于 2013-9-9 00:37:36

Thanks！

ahldl · 发表于 2013-9-20 02:35:17

Thanks a lot

光wbw · 发表于 2013-9-24 22:01:45

好人，谢谢！！

haojialin1983 · 发表于 2013-11-19 14:29:59

OK,正在饿补这方面的资料呢

[资料] SDRAM与DDR布线指南

站长推荐 /2



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！