55/65nm工艺对数字后端的影响

wujie828 · 发表于 2012-11-29 10:48:58

文件不错，谢谢
先收藏了~

coronaab · 发表于 2012-11-29 13:05:18

个人觉得65与55差异不大（大多DR都共同），与以上的工艺差异也不大，但是与40及40以下的差异就很大。

memcad · 发表于 2012-12-2 16:24:27

回复 90# icfbicfb
40nm以下要加上DFM检查了吧，APR完了要做DFM OPC/CMP的hotspot检查。这个可能foundry会修掉。foundry修不了的打回来改design。做IP的痛苦了。

alicez719 · 发表于 2012-12-3 11:00:48

回复 2# nextic

谢谢啦

ramanan057 · 发表于 2013-1-28 15:36:27

thank u

kred · 发表于 2013-1-29 10:11:11

随着工艺的变化（不管从180nm到28nm，还是tsmc到samsung或smic还是ibm）都要看清楚design manual，虽然eda工具能涵盖过去成熟的工艺的各种要求，对于新出来先进工艺，各种工具还是有各种不足（虽然号称都支持，但实际不然），各个实力稍微强点的设计公司都会开发相应的工具或流程以满足各自的需求。理论基本没变，但物理规则成指数增加，各种不确定性也在增加，所以timing/DFM变得更加复杂，以保证最后出来的片子成功率相对较高。。。

zmn · 发表于 2013-1-29 19:51:37

thank you very much !

zmn · 发表于 2013-1-29 19:53:17

thanks !

rlatnrud0310 · 发表于 2013-5-14 01:58:48

好啊！！！！

mydream9579 · 发表于 2013-5-14 21:44:55

thanks learn a lot from you guys

[求助] 55/65nm工艺对数字后端的影响

站长推荐 /2