在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3949|回复: 20

[资料] 飞思卡尔Verilog

[复制链接]
发表于 2010-7-5 14:54:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
飞思卡尔Verilog 飞思卡尔Verilog.pdf (344.73 KB, 下载次数: 97 )
发表于 2010-7-5 15:03:01 | 显示全部楼层
veilog多看看
发表于 2010-7-5 16:56:26 | 显示全部楼层
谢谢分享
发表于 2010-7-5 17:01:42 | 显示全部楼层
额,LZ没讲清楚具体是什么东东。其实是freescale的verilog代码编写格式风格要求。
发表于 2010-7-5 19:56:26 | 显示全部楼层
呵呵,借鉴下!!!
发表于 2010-7-5 20:03:33 | 显示全部楼层
挺不错的,呵呵
发表于 2010-7-6 03:23:02 | 显示全部楼层
非常感谢你的分享, 我获益很多很多啊。。。。。。。。。。。。。。。。。
发表于 2010-7-6 06:28:33 | 显示全部楼层
thanks
发表于 2010-7-9 16:45:25 | 显示全部楼层
好东西
发表于 2010-7-12 14:07:44 | 显示全部楼层
之前下载过,介绍的还可以,现在再看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 03:19 , Processed in 0.023212 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表