在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: liuch8250

[原创] 运放的offset为什么和输入对管的过驱动电压有关

[复制链接]
发表于 2010-7-13 18:38:02 | 显示全部楼层
发表于 2010-7-13 21:10:33 | 显示全部楼层
对于相同的输入失调而言,较大的输入对管GM,产生的input referred offset较小,这个也是为什么BJT比MOS失调小的原因之一
发表于 2010-7-13 22:34:14 | 显示全部楼层
BJT offset 小,主要是因为工艺吧。
发表于 2010-7-20 21:19:41 | 显示全部楼层
输入差分对管的过驱动电压太小的话,阈值电压失调占的比重就会很大,肯能也会影响运放的Offset,不知道我说的对么,欢迎指正
发表于 2010-7-21 10:37:44 | 显示全部楼层
看看公式ID=0.5*UN * COX * (W/L) (VGS-VTH)^2 ,

假设偏置电流不变,例如电流源负载的一级差动运放的输入对管,如果工艺的变化量很小的话,例如W/L 增大5% , 要维持相同的电流那么 (VGS-VTH)^2大约会减少5%,VGS-VTH 会减少约2.5% ,  这个2.5%*(VGS-VTH)就是失调量,显然和过驱动电压的大小有关,对于负载管,那又是另外一种考虑了。。
发表于 2010-7-21 18:57:59 | 显示全部楼层
学习了
发表于 2010-7-23 10:51:03 | 显示全部楼层
ddddddddddddddd
发表于 2011-7-27 11:43:42 | 显示全部楼层
thank you
发表于 2011-7-27 23:16:50 | 显示全部楼层
xuexi...
发表于 2011-8-9 11:43:24 | 显示全部楼层
thanks for share
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:40 , Processed in 0.021860 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表