在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2817|回复: 1

[求助] 关于BuildGates综合的问题

[复制链接]
发表于 2010-6-30 20:34:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位高手,我的设计中通过PIN输入时钟clk,经分频输出clk_div,综合时用set_generated_clock对clk_div进行约束,设计还有一些输入输出端口属于clk_div的时钟域,如果我希望对这些端口设置set_input_delay和set_external_delay,该怎么加呢,我看BuildGates的文档,set_generated_clock约束的时钟是不能设置set_input_delay和set_external_delay的。希望高手解答,谢谢!!
发表于 2010-7-6 01:48:21 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 15:51 , Processed in 0.016353 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表