SV中如何保存随机信号源？

vinsonsu · 发表于 2010-6-28 15:05:32

trigger bit

vinsonsu · 发表于 2010-6-28 15:21:34

trigger bit

vinsonsu · 发表于 2010-6-28 15:22:50

 向FIFO中写数据，满了之后继续写，看是否还可以写入，

vinsonsu · 发表于 2010-6-28 15:26:40

 向FIFO中写数据，满了之后继续写，看是否还可以写入，

huhululu1 · 发表于 2010-6-28 15:26:48

trigger bit

====================
哦。我去看看

huhululu1 · 发表于 2010-6-28 15:29:33

向FIFO中写数据，满了之后继续写，看是否还可以写入，

=======================
应该写不进去吧

vinsonsu · 发表于 2010-6-28 15:35:58

 FIFO_CTL -> samples bits置不同的值，看watermark中断是不是可以正常启动。在watermark中断启动后，读取FIFO，看watermark中断bit是不是可以自动清除。

vinsonsu · 发表于 2010-6-28 15:38:36

 FIFO_CTL -> samples bits置为0 , 检查trigger event产生之后，FIFO读写操作是否正确。

vinsonsu · 发表于 2010-6-28 16:03:22

 FIFO_CTL -> samples bits置为0 , 检查trigger event产生之后，FIFO读写操作是否正确。

vinsonsu · 发表于 2010-6-28 16:04:28

 FIFO_CTL -> samples bits置不同的值N（0< N < 31），检查trigger event产生之后，FIFO读写操作是否正确。（丢弃多余数据，保留必要数据，以及FIFO满了之后继续写）

[原创] SV中如何保存随机信号源？