在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3196|回复: 7

[求助] 請問 IC Compiler 的問題...(高手請進)

[复制链接]
发表于 2010-6-20 01:09:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想請教ICC的問題
原始Verilog code( .v 檔), 要先透過DC轉成 netlist (一樣是 .v 檔)
然後才能放到 ICC 再做下去嗎?

若已在DC生成netlist前, 設定好 uniquify
那麼, 在ICC的 Milkyway 時, 需要再run 一次 uniquify 嗎?

謝謝高手
发表于 2010-6-21 09:53:26 | 显示全部楼层
这个问题不要高手,大多数人都会的
发表于 2010-6-24 14:00:30 | 显示全部楼层
假如synthesis 後的netlist 沒有去增加這類呼叫同一subdesign 的內容, 理論上就不用了.

假如有這類狀況, import 進ICC 也會有warning/error 訊息吧 ?! (maybe 需要用check design 之類檢查)
发表于 2010-8-17 16:50:36 | 显示全部楼层
run一下也没关系
发表于 2010-8-29 14:32:48 | 显示全部楼层
f fdg dfs gsdf gfd gfd gdf
发表于 2010-8-29 14:34:23 | 显示全部楼层
df  fd fd gdf gdf  gfd dfg fg
发表于 2010-8-29 15:23:07 | 显示全部楼层
"那麼, 在ICC的 Milkyway 時, 需要再run 一次 uniquify 嗎?"
这个不需要!
发表于 2010-11-5 14:12:50 | 显示全部楼层
路过!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 02:22 , Processed in 0.020322 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表