在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11180|回复: 47

[资料] New layout scheme to improve ESD robustness

[复制链接]
发表于 2010-6-11 16:54:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
New layout scheme to improve ESD robustness of IO buffers in fully-silicided CMOS process_Ker M D

abbr_df3c0106133842dcd4f98a9a4bb37164.pdf

528.26 KB, 下载次数: 234 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-6-11 20:15:39 | 显示全部楼层
学习学习
发表于 2010-6-12 11:53:02 | 显示全部楼层
thanks
发表于 2010-6-12 13:02:52 | 显示全部楼层
thanks~
发表于 2010-6-12 17:22:11 | 显示全部楼层
多谢!
发表于 2010-6-12 20:00:34 | 显示全部楼层
Good!
发表于 2010-6-14 12:15:09 | 显示全部楼层
thansk
发表于 2010-6-17 01:37:24 | 显示全部楼层
滿好奇此檔案
发表于 2010-6-17 10:01:00 | 显示全部楼层
发表于 2010-6-18 16:42:07 | 显示全部楼层
thanks for your sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:30 , Processed in 0.029007 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表