[讨论]乘法器原理与设计

brotherjam

[这个贴子最后由brotherjam在 2005/03/16 09:05pm 第 2 次编辑]

小弟最近在做乘法器的研究。
现在比较流行的是booth加wallace的处理方式。booth很好理解，wallace tree就是利用3-2压缩最后得到
结果。同时也有不采用wallace tree的方式，比如说4-2压缩、5-2压缩。5-2压缩还没有具体的去看，我
想和大家讨论一下4-2压缩。
4-2压缩器是由5-3计数器转变来的：
它有五个输入端：I0、I1、I2、I3、Ci；三个输出端：D、C、Co。将5-3编码器并成一行，即为5-3计
数行；若将相邻低位之Co接入本位之Ci，则成为4-2压缩器。这样可以减少二个操作数。
5-3计数器代数运算式如下：
    D + C * 2 + Co * 2 = I0 + I1 + I2 + I3 + Ci (7-15)
即：I0、I1、I2、I3、Ci、D权值为1；C、Co权值为2。
其值表如下：
Ci {I0,I1,I2,I3}和值Co C D
0    0 0 0 0
0    1 0 0 1
0    2 ? ? 0
0    3 ? ? 1
0    4 1 1 0
1    0 0 0 1
1    1 ? ? 0
1    2? ? 1
1    3 1 1 0
1    4 1 1 1
表中出现了“?”，表示其值待定，要求出现在同一行中的二“?”值不能相同。
对此“?”的确定有一定技巧：用作4-2压缩器时不能存在进位传播。
最后一句“用作4-2压缩器时不能存在进位传播”，这里的进位传播是指的什么？
具体的4-2压缩器的电路图如下：
问题来了，名为4-2压缩，可是输入的有5项，输出的有3项，这个就是一个5-3计数器。何来的4-2？ 如果Co和Ci均为0的话，这就是4-2了，可是这种4-2不能满足所有的I0,I1,I2,I3的组合啊！当均为1的时候怎么办？
在一篇文章里给出了这么一个电路图，完全的忽略了Co，为什么呢？

brotherjam

第二图

bravelu

这个东东老扁应该是高手吧。

brotherjam

下面引用由bravelu在 2005/03/16 04:18pm 发表的内容：
这个东东老扁应该是高手吧。

召唤扁哥来给解释一下啊，现在这是一道坎，想了好几天了没有头绪

atuhappy

没看懂

老扁

下面引用由brotherjam在 2005/03/16 05:48pm 发表的内容：
召唤扁哥来给解释一下啊，现在这是一道坎，想了好几天了没有头绪

汗ing，不好意思，俺也没研究过，你把你看的论文贴上来，大家一起看看吧

brotherjam

谢谢楼上大家的支持。我把相关的资料帖上来。
乘法器是我的本科毕业设计，老师也不管，我自己在看资料的时候遇到的这个问题。
我这两天想4-2压缩是不是还是加上了上级进位和本级的进位输出，就是一个5-3。这点在资料中有份英文材料中好像是这个意思。我还不敢确定。还有一份英文材料讲到了5-2压缩器，算是对4-2的一个扩展吧！另外的3份中文材料讲得不是很深刻。所以一直不太明白。请大家看看，讲一下自己的看法。
这些算法级的东西好像实际中遇到的情况不是很多吧，除了做后端的比较注重这个。不过我觉得看这些真的受益匪浅。

sunglow

4-2压缩器就是5-3计数器，一个东东，两个名称。可以参考附件中的资料哦！

brotherjam

谢谢楼上的资料。
那么也就是说4-2压缩器就是把5-3的两个权为2的进位全部给了下一级吧。

sunglow

某人的博士论文，很有参考价值。