在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2296|回复: 8

[讨论] 请教大家一个问题(fpga)

[复制链接]
发表于 2010-5-31 11:27:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在我想设计一个ad输入,da输出的板子。
总的流程是这样确定的:ad芯片输出信号到高速FPGA,再到大容量fpga,接着再到一片高速fpga,然后输出给da芯片。
具体要求:ad输出信号的频率达500M,经过高速fpga后输出250M给大容量fpga。其中ad输出的是lvds信号。
我想问的是高速fpga输出的250M信号处理成lvds信号呢?还是普通ttl信号,该怎么实现?
发表于 2010-5-31 13:20:23 | 显示全部楼层
LVDS信号好
做个扰码 然后接收端解码 数据提取时钟
发表于 2010-5-31 13:48:39 | 显示全部楼层
一块FPGA不能实现么?用3块有点麻烦吧
 楼主| 发表于 2010-5-31 14:51:00 | 显示全部楼层
3# albe2t
如果选择高端一点的片子的话,确实一片也能实现。不过可能很难调试吧
发表于 2010-5-31 14:59:10 | 显示全部楼层
用一片高端FPGA芯片,加上一片片外FIFO,简单实用。
发表于 2010-5-31 16:53:30 | 显示全部楼层
做成LVDS,同步输出时钟和数据即可,这样使用得较多,
 楼主| 发表于 2010-6-1 08:13:11 | 显示全部楼层
6# eaglelsb
是不是做成lvds信号的质量要好,不易受干扰
发表于 2010-6-1 09:29:34 | 显示全部楼层
市面上有卖TTL和LVDS格式互相转换的芯片,直接买两片搭个FPGA做数据处理不就好了
发表于 2010-6-1 18:08:45 | 显示全部楼层
7# cwfang
当FPGA之间传输,时钟速率较高,数据多位宽时,公司一向采用LVDS源同步传输。
抗干扰能力比较强,且因为是源同步,建立保持时间比较好保证吧,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-26 13:08 , Processed in 0.040854 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表