在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2236|回复: 1

[求助] 請問如何在DC中加入 ram ?

[复制链接]
发表于 2010-5-28 23:31:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
請問有經驗的高手,
小弟我有一個 toplevel.v 裏面包了一個 dpram1.v
我用 synplify premier的SYNCORE產生 dpram1.v 及 syncore_ram.v
把它們跟 toplevel.v 放在一起,
用 DC 來做合成, 卻出現找不到ram的錯誤,

請問高手, 要怎麼加RAM呢? 哪裏做錯了?
发表于 2010-5-29 05:18:25 | 显示全部楼层
用工艺库带的memory compiler来产生sram的verilog model(*.v,用于仿真)以及DC用的*.db,然后在DC脚本里把这个db文件放在link_library
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-27 11:03 , Processed in 0.015211 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表