在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3717|回复: 6

请教关于FPGA加密

[复制链接]
发表于 2006-9-13 11:34:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠,请问几个问题:
1.我用的是ALTERA的FPGA我如何防止别人不偷取我Flash中的代码?
2.我如何使我写的verilog代码不让别人看到,但是别人又能调用我的模块呢?
谢谢
发表于 2006-9-13 17:05:12 | 显示全部楼层
verilog要不让人看到可以把它综合成网表再提供
发表于 2006-9-13 17:11:26 | 显示全部楼层
加密应该用芯片的加密功能
但如果flash是单独的恐怕不可
 楼主| 发表于 2006-9-15 09:33:07 | 显示全部楼层
哦,谢谢老大
发表于 2006-9-15 14:11:12 | 显示全部楼层
Actel推出了FPGA,采用Flash工艺,不需要外加EEPROM或Flash。无法截获加载Bit流。
发表于 2006-9-19 10:21:37 | 显示全部楼层
Altera have security function in their stratix ii/g.
发表于 2006-9-19 15:02:03 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 22:56 , Processed in 0.020121 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表