设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FFT FPGA verilog

1 234 5 / 5 页下一页

返回列表发新帖

楼主: haojianppp

[资料] FFT FPGA verilog

发表于 2011-5-21 17:19:24 | 显示全部楼层

thanks!!!

回复支持反对

使用道具举报

发表于 2011-10-22 12:32:03 | 显示全部楼层

1024 FFT基于ISE10.1,可综合

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-10-22 13:05:20 | 显示全部楼层

下来看看

回复支持反对

使用道具举报

发表于 2011-11-14 16:31:48 | 显示全部楼层

verilog编程实现FFT，matlab简单点~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-11-14 17:32:09 | 显示全部楼层

thanks for share.

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-4-24 21:40:54 | 显示全部楼层

verilog？？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-4-25 16:52:19 | 显示全部楼层

wo cao 我有没有信元了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-5-2 10:12:28 | 显示全部楼层

不错，希望能够提供更多关于数字信号处理的verilog

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-5-9 14:33:31 | 显示全部楼层

感谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-6-9 16:54:19 | 显示全部楼层

不错，希望能够提供更多关于数字信号处理的verilog 谢LZ

回复支持反对

使用道具举报

1 234 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-9 23:03 , Processed in 0.028757 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表