在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5866|回复: 25

[资料] sung paper" Processor Design Verification"

[复制链接]
发表于 2010-5-20 09:24:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
A SystemVerilog Coverage Driven Test Generator for Processor Design Verification

A SystemVerilog Coverage Driven Test Generator for Processor Design Verification.pdf

65.77 KB, 下载次数: 152 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-5-20 14:38:56 | 显示全部楼层
哇 連processor都有  感恩
发表于 2010-5-20 23:53:53 | 显示全部楼层
xialaikankan
发表于 2010-10-12 02:57:25 | 显示全部楼层
非常感谢!
发表于 2010-10-12 13:57:04 | 显示全部楼层
thank you ...
发表于 2010-10-12 14:38:07 | 显示全部楼层
thanks
发表于 2010-10-13 17:13:54 | 显示全部楼层
好精巧的论文啊!哈哈
发表于 2010-11-17 06:13:41 | 显示全部楼层
thanks
发表于 2010-11-20 18:22:30 | 显示全部楼层
Thanks
发表于 2010-11-21 09:04:19 | 显示全部楼层
Thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 11:39 , Processed in 0.023576 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表