在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3133|回复: 5

[其它] VHDL数字系统设计/[李欣//张海燕] 30元....

[复制链接]
发表于 2010-5-18 12:11:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
VHDL数字系统设计/[李欣//张海燕] 30元

模拟CMOS集成电路设计/国外名校最新教材精选 (美国)毕查德
65元

新书转让

Email:liy899@163.com
发表于 2010-5-18 19:59:16 | 显示全部楼层
目录
    第1章概论
1.1数字集成电路分类
1.1.1按生产工艺分类
1.1.2 按生产目的分类
1.1.3按制造方法分类
1.2编程逻辑器件简介
1.2.1PLD的分类
1.2.2PLD的发展历程
1.3 数字系统的设计工具与设计流程
1.3.1数字系统设计自动化技术的发展历程
1.3.2数字系统的设计流程
1.4知识产权核 (Core,IP Core)
1.5数字系统设计中的其他问题
1.5.1优化设计
1.5.2时钟信号与复位信号设计
1.5.3 数字系统的可观察性设计
1.6本章小结
1.7习题
第2章硬件描述语言VHDL入门
2.1VHDL的由来
2.2位全加器的描述实例
2.3基本的VHDL模型结构
2.3.1设计实体
2.3.2实体声明
2.3.3结构体
2.4VHDL 标识符
2.4.1基本标识符
2.4.2 扩展标识符
2.5VHDL对象
2.6VHDL数据类型和子类型
2.6.1 文字
2.6.2标量类型
2.6.3复合类型
2.6.4子类型
2.6.5类型转换
2.7属性
2.8运算符与聚合赋值
2.8.1算术运算符
2.8.2逻辑运算符
2.8.3关系运算符
2.8.4连接运算符
2.8.5聚合赋值
2.9本章小结
2.10习题
第3章VHDL基本语句
3.1仿真与延迟
3.1.1仿真△机制
3.1.2 延迟
3.2进程语句与WAIT语句
3.2.1进程语句
3.2.2 WAIT语句
3.3顺序语句
3.3.1变量赋值语句
3.3.2信号赋值语句
3.3.3多驱动源信号——决断信号
3.3.4IF语句
3.3.5CASE语句
3.3.6NULL 语句
3.3.7LOOP语句
3.3.8NEXT语句与EXIT语句
3.3.9过程调用语句与RETURN语句
3.3.10 断言语句与REPORT语句
3.4并行语句
3.4.1块语句
3.4.2并行信号赋值语句
3.4.3并行过程调用语句
3.4.4 并行断言语句
3.4.5元件例化语句
3.4.6生成语句
3.5本章小结
3.6习题
第4章VHDL深入
4.1 子程序
4.1.1函数
4.1.2过程
4.2程序包和设计库
4.2.1程序包
4.2.2预定义程序包
4.2.3 十字路口交通信号灯控制器
4.3重载
4.3.1子程序重载
4.3.2运算符重载
4.4决断信号与决断函数
4.4.1 决断信号的声明
4.4.2决断函数
4.5配置
4.5.1默认连接和默认配置
4.5.2元件配置
4.5.3结构体中声明的元件配置
4.5.4块的配置
4.6本章小结
4.7习题
第5章VHDL描述的实现
5.1 EIDA集成软件Ouartus II
5.1.1安装Ouartus II
5.1.2设置授权文件路径
5.2VHDL描述的硬件实现
5.2.1创建工程项目文件
5.2.2输入设计文件
5.2.3器件设置
5.2.4编译设计项目
5.2.5仿真设计项目
5.2.6下载编程
5.3本章小结
第6章典型电路描述实例
6.1组合逻辑电路描述实例
6.1.1BCD 码——7段LED显示译码器
6.1.24位数值比较器
6.1.3双4位缓冲器
6.1.48位双向缓冲器
6.2触发器描述实例
6.2.1主从式J-K触发器
6.2.2D触发器
6.3时序逻辑电路描述实例
6.3.1整数分频器
6.3.2 串行输入、并行输出移位寄存器
6.3.3并行输入、串行输出移位寄存器
6.3.4单脉冲发生器
6.3.5波形发生器
6.3.6HDB3 编码器
6.4本章小结
第7章常用程序包
7.1STD库中的程序包
7.1.1标准程序包STANDAD
7.1.2 文本输入/输出程序包TEXTIO
7.2IEEE VHDL库中的常用程序包
7.2.1标准逻辑程序包STD LOGIC 1164
7.2.2 标准逻辑算术程序包STD LOGIC ARITH
7.2.3标准逻辑无符号数组扩展程序包STD LOGIC UNSIGNED
7.2.4 标准逻辑带符号数组扩展程序包STD LOGIC SIGNED
7.3本章小结
附录AVHDL保留字
附录BVHDL预定义属性
B.1 类型和子类型的属性
B.2数组的属性
B.3其值为信号值的属性
B.4其值与信号有关的属性
B.5为块和设计实体声明的属性
参考文献
发表于 2010-5-28 00:07:14 | 显示全部楼层
这是卖书啊?还以为是电子书呢,支持一下
发表于 2010-5-28 20:39:12 | 显示全部楼层

好像都有电子版吧
 楼主| 发表于 2010-7-27 11:18:01 | 显示全部楼层
看书和看电子版的感觉不一样。
 楼主| 发表于 2010-8-27 09:47:10 | 显示全部楼层
不打算卖了,留着自己用了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 16:43 , Processed in 0.017297 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表