关于FPGA内部各逻辑块之间的延时如何测量

gemini_happy · 发表于 2010-5-14 15:11:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问如何测量Spartan-3芯片内部各逻辑块之间的延时时间?由于刚刚接触FPGA，找的资料一大堆，但是不知道哪些才是有用的，希望各位前辈能详细说明下，这样可以让我少走好多弯路，谢谢了~
举个例子就是利用FPGA的可重复配置特性把它配置成一个测试电路，这个测试电路可以避免时钟偏移，然后选取这个电路的一段通道，测试这个通道的延迟时间。
我配置成这样的测试电路，但是如何知道这个电路的延迟时间呢？怎么通过软件知道？

wycawyc · 发表于 2010-5-14 15:49:01

你的意思是测le之间的延时？

eaglelsb · 发表于 2010-5-14 15:56:55

你指通道的延时？这个用仿真可以得到，
时钟周期是固定的，那一个通道经过多少个时钟周期，也是固定的。

rr253 · 发表于 2010-5-15 08:01:46

不知道什么意思....

[求助] 关于FPGA内部各逻辑块之间的延时如何测量

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1