FPGA中的嵌入式块应用（FLEX10K）？

wag

怎样利用hdl语言应用10K10中的内部RAM呢？
用向导可以吗？我用向导生成的verilog代码如下：
module Example (
    address,
    inclock,
    we,
    outenab,
    dio);
    input    [5:0]  address;
    input      inclock;
    input      we;
    input      outenab;
    inout    [19:0]  dio;
    wire [19:0] sub_wire0;
    wire [19:0] dio = sub_wire0[19:0];
    lpm_ram_io    lpm_ram_io_component (
                .outenab (outenab),
                .address (address),
                .inclock (inclock),
                .we (we),
                .dio (sub_wire0));
    defparam
        lpm_ram_io_component.lpm_width = 20,
        lpm_ram_io_component.lpm_widthad = 6,
        lpm_ram_io_component.lpm_indata = "REGISTERED",
        lpm_ram_io_component.lpm_address_control = "REGISTERED",
        lpm_ram_io_component.lpm_outdata = "UNREGISTERED",
        lpm_ram_io_component.lpm_hint = "USE_EAB=ON";

endmodule
它可以并行表示为6输入20输出吗？我是希望怎样实现以后不占用FPGA的I/O引脚，直接在内部读写。可以吗？