在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11396|回复: 4

[原创] verilog中数据比较大小时遇到的问题,求解答

[复制链接]
发表于 2010-5-13 15:45:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog语言中,
reg signed [17:0] Dot_x[0:1];
reg signed [17:0] Cross_y[0:1];

IFIFO是输入数据的缓存。
          Dot_x[0]=IFIFO[1]*IFIFO[0]+QFIFO[1]*QFIFO[0];
          Cross_y[0]=QFIFO[1]*IFIFO[0]-QFIFO[0]*IFIFO[1];

用下面这个语句判断
if((Dot_x[0] >1'd0)&&(Cross_y[0] = 1'd0))
然后输出  Demdata[2]=0;Demdata[1]=0;Demdata[0]=0;
总是输出 000
请问为什么?谢谢指导!
发表于 2010-5-13 16:19:28 | 显示全部楼层
if((Dot_x[0] >1'd0)&&(Cross_y[0] = 1'd0))

这么明显的错误Cross_y[0] == 1'd0
发表于 2010-5-13 16:21:00 | 显示全部楼层
好东西
发表于 2010-5-14 15:03:05 | 显示全部楼层
应该是 if((Dot_x[0] >1'd0)&&(Cross_y[0] == 1'd0))
发表于 2010-5-21 22:03:35 | 显示全部楼层
GOOD!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:19 , Processed in 0.018348 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表