在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: sunnyzhu

[求助] makefile 不认include 的verilog

[复制链接]
发表于 2010-11-2 16:52:16 | 显示全部楼层
7楼正解!

这个不关make什么事情,若还不明白,一行行执行以下就知道哪儿错了!
发表于 2011-8-10 16:47:52 | 显示全部楼层
遇到同样的问题。
不过,我是直接在.v里边加上 `include"define.v",这样子的话,就会报错,因为我的执行脚本不是在这一行。
然后,我换成`include"../rtl/mbu/define.f"就搞定了。
总结,找不到file的错误,常常都是路径的问题,注意书写是否正确(斜杠反斜杠),绝对路径,相对路径。。。。。。
发表于 2011-8-11 10:54:45 | 显示全部楼层
学学。。。。。。
发表于 2011-8-11 16:44:51 | 显示全部楼层
makefile可以定义变量啊

比如
PATH = /A/B/C

$PATH
发表于 2011-8-12 23:48:42 | 显示全部楼层
回复 12# dlb05061131


    编译时加上+incdir指定库目录,就不用路径了。
或者直接绝对路径。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 05:47 , Processed in 0.016436 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表