设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ARM7软核，VHDL和Verilog版本两个

1 2 3 4 567 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: larrylxl

[资料] ARM7软核，VHDL和Verilog版本两个

发表于 2011-5-18 00:12:09 | 显示全部楼层

学习一下

回复支持反对

使用道具举报

发表于 2011-5-20 19:52:59 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2011-5-22 18:41:57 | 显示全部楼层

thanks!!

回复支持反对

使用道具举报

发表于 2011-5-22 19:38:44 | 显示全部楼层

無註解，難度有些高。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-22 22:22:43 | 显示全部楼层

看看~~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-22 23:16:47 | 显示全部楼层

这个是流片验证过的吗？还是某人随便写着玩的？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-22 23:24:42 | 显示全部楼层

謝啦~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-24 00:01:05 | 显示全部楼层

谢谢,谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-25 11:23:02 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-26 09:32:13 | 显示全部楼层

谢谢了，有时间研究研究

回复支持反对

使用道具举报

1 2 3 4 567 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 11:40 , Processed in 0.016602 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表