设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ARM7软核，VHDL和Verilog版本两个

123 4 5 6 7 8 9 10 ... 11 / 11 页下一页

发新帖

楼主: larrylxl

[资料] ARM7软核，VHDL和Verilog版本两个

发表于 2010-7-26 13:53:51 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2010-7-26 13:56:39 | 显示全部楼层

非常好的东西

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-7-26 17:42:54 | 显示全部楼层

现在ARM的软核都有了啊···比较牛···

回复支持反对

发表于 2010-7-27 21:12:16 | 显示全部楼层

thanks for your sharing

回复支持反对

发表于 2010-8-15 18:55:28 | 显示全部楼层

is it real?

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-16 00:06:23 | 显示全部楼层

thx for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-20 22:03:51 | 显示全部楼层

谢谢啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-21 12:41:58 | 显示全部楼层

thanks lz ~~~

learning the structure of ARM 7

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-21 12:43:48 | 显示全部楼层

upupupuppup

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-27 10:23:39 | 显示全部楼层

thanks

回复支持反对

123 4 5 6 7 8 9 10 ... 11 / 11 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 05:50 , Processed in 0.022638 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表