器件内部时钟问题？

showting · 发表于 2005-3-1 19:50:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

[这个贴子最后由showting在 2005/03/01 08:01pm 第 2 次编辑]

（图片不清可点击发大）
这是我作仿真时消息框内的一条警告。后来我换用了stratix系列器件作仿真，还是有这条消息。我怀疑是内部的连线较多而且信号的速度较快对布线有影响，就是说两个模块之间的连线很多，对于用什么样的可编程器件在这两个模块之间都不好布线，所以改过器件后还是出现同样的问题，我该怎么解决这个问题？大家关于提高速度有什么经验或这方面的资料吗？

bravelu · 发表于 2005-3-2 09:28:57

你要从report里面找出关键路径，针对代码具体分析，而不能简单地升级器件来解决这个问题。

showting · 发表于 2005-3-2 17:01:44

哦我看看谢谢了！！！

serene · 发表于 2005-3-4 09:45:14

需要根据REPORT来加约束，再重新布线，可能就OK了。

showting · 发表于 2005-3-9 09:45:03

我看了REPORT 发现时钟路径很长再有就是当时程序写的有些乱，我就把程序模块化了，这是不是会影响时钟？

showting · 发表于 2005-3-9 20:14:45

呵呵...解决了，是我的一个模块仿真时时钟频率高了，还好这个模块实际不要这么高，降下来就没有提示了，谢谢bravelu 斑竹和serene 朋友，但是这种“需要根据REPORT来加约束，再重新布线”我还是不会用....

器件内部时钟问题？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

器件内部时钟问题？

器件内部时钟问题？

器件内部时钟问题？

器件内部时钟问题？

器件内部时钟问题？

站长推荐 /1