求助！！！万分火急！！谢谢！！！

eaglelsb · 发表于 2010-5-31 16:58:40

你用synplify综合时认真看一下告警，看是否有将之优化掉的可能，

bornforhappy · 发表于 2010-6-3 19:49:05

你代码怎么改的？有些代码FPGA是实现不了的，比如#10，wait等等，但modelsim是可以的

atuhappy · 发表于 2010-6-3 22:50:09

在FPGA上去掉门控时钟。
认真考虑你改动的代码对其他逻辑的影响。
你原先的代码是否完全没有问题？

shadow920 · 发表于 2010-6-4 23:07:38

与逻辑毫无关系，只为优化？？？
问题叙述的详细点，能帮助他人理解。改代码影响布局布线，进而影响实际效果是经常的事。

心海的一滴泪 · 发表于 2010-6-5 01:07:01

大家都说了这么多,为什么不见楼主了呢?

qwerrewt · 发表于 2010-6-5 02:31:46

没搞懂优化指的什么...不过如果改得无关紧要而出错...那肯定原来设计就是有问题的...看下各块延迟

[求助] 求助！！！万分火急！！谢谢！！！