设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilo ...

12 / 2 页

返回列表发新帖

楼主: vikingg

[资料] 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog

发表于 2011-9-8 20:43:00 | 显示全部楼层

看看，谢谢分享

回复支持反对

使用道具举报

发表于 2011-9-8 22:48:30 | 显示全部楼层

学习一下，谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-9-9 16:54:07 | 显示全部楼层

比较适合我

回复支持反对

使用道具举报

发表于 2012-6-12 08:40:32 | 显示全部楼层

不错的东西

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-7-29 00:35:10 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-6-27 19:24:05 | 显示全部楼层

7z也没法解压

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-10-16 11:09:43 | 显示全部楼层

多谢楼主。很好的作品

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 11:23 , Processed in 0.016932 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表