设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilo ...
12
返回列表 发新帖
楼主: vikingg

[资料] 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog

[复制链接]
xufuhong2010
发表于 2011-9-8 20:43:00 | 显示全部楼层
看看，谢谢分享
回复 支持 反对

举报

seedangel
发表于 2011-9-8 22:48:30 | 显示全部楼层
学习一下，谢谢楼主分享
回复 支持 反对

举报

ccwwff
发表于 2011-9-9 16:54:07 | 显示全部楼层
比较适合我
回复 支持 反对

举报

guoqingzju
发表于 2012-6-12 08:40:32 | 显示全部楼层
不错的东西
回复 支持 反对

举报

guangpei
发表于 2012-7-29 00:35:10 | 显示全部楼层

看看
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

87boa
发表于 2013-6-27 19:24:05 | 显示全部楼层
7z也没法解压
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

我爱开发
发表于 2013-10-16 11:09:43 | 显示全部楼层
多谢楼主。很好的作品
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 14:44 , Processed in 0.021774 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表