verilog

waynb · 发表于 2010-4-26 17:26:40

您需要登录才可以下载或查看，没有账号？注册

x

请问一下，在写Verilog时如果碰到需要多次调用一个模块，例如
mod mod1（a[1],b[1]）;
mod mod2（a[2],b[2]）;
mod mod3（a[3],b[3]）;
mod mod4（a[4],b[4]）;
....
有没有什么便捷的命令，或语句

dlm_dlm · 发表于 2010-4-26 18:36:39

没有，拷贝一下不就好了么
再有，每次调用模块的接口是不变的呀，你怎么写成1234了

waynb · 发表于 2010-4-26 19:10:23

好的，谢谢了，不过这样改着也太麻烦了

reinhart · 发表于 2010-4-27 15:29:36

可以用 for 循环的

reinhart · 发表于 2010-4-27 15:30:38

不过建议不要用这些花哨的语法，最朴实的语法是最通用的，不然你在用工具时可能会遇到各种麻烦

qq847941010 · 发表于 2010-4-30 21:24:06

楼上正解

blackspy · 发表于 2010-5-14 18:47:15

这种情况下用for循环，没有问题。

whxqq · 发表于 2010-5-14 21:44:23

mod mod1（a[4:0],b[4:0]）;
或者用generate

rr253 · 发表于 2010-5-15 07:57:12

generate

yuanwolf2008 · 发表于 2010-5-15 08:58:55

学习了啊

[求助] verilog