讨论CODING STYLE

arens · 发表于 2005-2-25 14:10:53

自己顶一下，
希望高手能够看见！

goodhope · 发表于 2005-2-26 00:50:02

设计中混用时钟上升沿和下降沿会有时钟duty cycle, rising/falling shew, DFT等问题。
用在防半稳态时，这两个flop挨在一起，timing不会有大问题。还减少一个cycle latency。不过设计中最好还是不混用上升和下降沿。

arens · 发表于 2005-2-28 11:37:44

[这个贴子最后由arens在 2005/02/28 11:39am 第 1 次编辑]

大家讨论一下2楼的问题呀！
就if (A>B)等多位数比较时回占用大量的资源，应该怎样做才能够节约资源？

yqyhaohan · 发表于 2007-1-21 13:20:48

不错的资料，目前正在学习！

Jermaine618 · 发表于 2007-6-16 21:49:35

是为了避免亚稳态，我觉的并没有突出正负沿采样的意思，可以在上升沿不去采样呀！

wangy7610 · 发表于 2010-11-14 08:49:20

ddddddddddddddddddddd

allen1050 · 发表于 2010-12-17 18:17:01

是使用DDR的觀念

demonsolar · 发表于 2010-12-17 18:52:14

每个公司都不一样，要看情况的

站长推荐 /2