warning : clock skew > data delay

huashi911 · 发表于 2005-2-3 19:16:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我的程序用 quartus编译后，在timing report中出现了一个warning：
clock skew > data delay
可是我用nc_verilog 做前后仿结果都是正确的！
感觉并不影响我的仿真结果？
那么这个warning 会对我的程序的影响体现在什么方面
我该如何来消除这个warning 。。。

bravelu · 发表于 2005-2-4 13:13:06

个人认为很有可能会出问题，主要是你的clock不在时钟树上。

bobo1982 · 发表于 2006-6-18 22:18:03

可能是和路径有关　
呵呵　　班门弄斧了

timing74 · 发表于 2006-7-8 15:46:19

这个warning比较关键,我建议你重新检查你用到的时钟...很可能你使用了门生时钟.

lewe · 发表于 2006-7-31 15:59:24

生成门控时钟会出现这个问题，很普遍的一个现象：用程序代码而不是dll或者pll对时钟进行分频操作，往往会用到计数器，因此需要对计数初值使用复位信号进行设置。这时候分频得出的时钟信号应用到电路中去往往会产生clock skew > data delay。时钟频率较低时，这个完全可以不用考虑，但是频率很高的话，需要慎重