设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog典型电路设计_华为

1 234 5 6 7 8 9 / 9 页下一页

返回列表发新帖

楼主: bobxx1234

[资料] Verilog典型电路设计_华为

发表于 2010-6-17 20:25:47 | 显示全部楼层

Thanks

回复支持反对

使用道具举报

发表于 2010-8-18 15:56:40 | 显示全部楼层

好东西，谢谢楼主的分享

回复支持反对

使用道具举报

发表于 2010-8-18 19:46:10 | 显示全部楼层

好东西，顶啊！

回复支持反对

使用道具举报

发表于 2010-8-26 15:17:59 | 显示全部楼层

很好可能用得上吧

回复支持反对

使用道具举报

发表于 2010-8-26 18:20:12 | 显示全部楼层

感謝你＜感恩

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-26 18:21:32 | 显示全部楼层

感謝你＜感恩

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-8-26 18:34:00 | 显示全部楼层

good!!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-27 08:25:02 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-8-27 08:29:36 | 显示全部楼层

这次找了个晚上传啊。。呵呵。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-27 08:38:21 | 显示全部楼层

这次找了个晚上传啊。。呵呵。。

回复支持反对

使用道具举报

1 234 5 6 7 8 9 / 9 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-14 17:35 , Processed in 0.016146 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表