FPGA被动配置方式的问题？

psd0208 · 发表于 2010-4-15 16:39:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

FPGA被动配置方式的问题？文档上说FPGA的配置周期分为三个过程：复位，配置，初始化。在用户模式下，将nCONFIG置低那么FPGA原来的配置就丢失，FPGA进入复位状态，nCONFIG的低电平持续至少2us后将其置高就发起重新配置。但是对于初次上电是如何发起配置的我就没怎么看明白，文档上说的是上电后FPGA进入上电复位状态，FPGA会拉低nSTATUS，当POR结束后呢，FPGA是什么状态？这个时候要想配置FPGA是否也必须将nCONFIG有一个拉低又拉高的过程呢？还是说对于上电后，检测到nSTATUS被FPGA释放后就自动进入配置过程了呢？文档上没有明确的说。

shadow920 · 发表于 2010-5-20 23:48:59

我也在做这方面的事，碰到了些问题，文档也没有理解。
nconfig信号本来是先低后高，但是我的是先低后高，然后出现振荡，时高时低。。。

neptune1983 · 发表于 2010-5-21 21:26:49

没有关注过这方面的问题呢
看来还是要研究下的
好像牵扯到FPGA和PROM之间的上电时序问题

[求助] FPGA被动配置方式的问题？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1