请教一个ADC中基准电压的问题

goat_xdg · 发表于 2010-4-14 20:13:11

您需要登录才可以下载或查看，没有账号？注册

x

　　小弟最近在做一个SARADC，看了一些文章，发现都没有将基准偏差带来的影响，如果按理论计算，要达到１２位精度，基准在温度变化时的偏差不能超过１mV，但实际芯片的基准偏差肯定会超过这个值，请问有什么相关的结构可以抑制基准偏差带来的影响吗

goat_xdg · 发表于 2010-4-14 20:21:03

听说用比较器前置放大器可以抑制，但不明白原理

goodsilicon · 发表于 2010-4-15 17:04:40

同问，以前没想过这个问题。

pekingzhang · 发表于 2010-4-15 17:47:27

如果用1.2v作为reference的话，做一个小于10ppm的带隙就ok了
，如果不是那还需要考虑gian的问题了
现在小于5ppm的reference，市面上很多

pekingzhang · 发表于 2010-4-15 17:48:56

像你这个精度要求，估计噪声不是什么大问题，如果是16位要求的话，那么噪声就成了大问题

goodsilicon · 发表于 2010-4-15 17:57:13

:):):):):)

zhangfuquan · 发表于 2010-4-19 19:59:30

reference有static和dynamic两种error，static error的话导致的只不过是相对的增益误差，不是大问题，不影响sfdr，一般的测试外面会接很大的电容，防止出现dynamic误差

wanrense · 发表于 2010-8-13 11:08:16

好资料!

@@@@@@@@@@@@

forever6269 · 发表于 2010-8-14 15:34:50

ddddddddddd

[求助] 请教一个ADC中基准电压的问题