设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL程序设计实例详解(光盘)
1 ...333435363738394041
返回列表 发新帖
楼主: jiemizhe

[资料] Verilog HDL程序设计实例详解(光盘)

[复制链接]
QQben
发表于 2019-2-26 14:52:07 | 显示全部楼层
xxfxxxxfxxxxx
回复 支持 反对

使用道具 举报

发表于 2019-7-9 19:37:03 | 显示全部楼层
非常感恩分享喔
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2019-7-9 19:38:14 | 显示全部楼层
很乾恩分享喔
回复 支持 反对

使用道具 举报

byhejun
发表于 2019-8-2 13:24:42 | 显示全部楼层
太好了！谢谢楼主分享！！！
回复 支持 反对

使用道具 举报

zrq4545
发表于 2020-8-6 09:06:07 | 显示全部楼层
谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-8-24 23:50:26 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-8-25 05:23:16 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

durbin
发表于 2021-8-26 09:33:51 | 显示全部楼层
great
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

durbin
发表于 2021-8-26 17:56:27 | 显示全部楼层
great
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1 ...333435363738394041
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 05:33 , Processed in 0.016771 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表