在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jiemizhe

[资料] Verilog HDL程序设计实例详解(光盘)

[复制链接]
发表于 2015-2-20 12:00:32 | 显示全部楼层
已完成,谢谢
发表于 2015-2-20 14:54:28 | 显示全部楼层
这个资料不错
发表于 2015-2-23 12:52:33 | 显示全部楼层
谢谢分享
发表于 2015-2-23 22:28:16 | 显示全部楼层
Excellent material!
发表于 2015-3-22 21:23:05 | 显示全部楼层
真的是光盘内容啊?
发表于 2015-3-22 21:24:17 | 显示全部楼层
用到 谢谢楼主分享!!
发表于 2015-4-29 23:40:13 | 显示全部楼层
文件被破坏!!!
发表于 2015-4-30 23:19:47 | 显示全部楼层
haodongxi
发表于 2015-5-9 08:20:57 | 显示全部楼层
谢谢分享!
发表于 2015-5-23 10:22:25 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 02:40 , Processed in 0.021618 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表