在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3445|回复: 5

[求助] 请问cycloneII中差分信号如何输出

[复制链接]
发表于 2010-3-26 12:02:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我想用cycloneII输出两对差分信号(一对为时钟,另一对不是时钟),是不是只能通过PLL输出,还有无别的办法,先谢过
发表于 2010-3-26 13:51:10 | 显示全部楼层
这个..........
发表于 2010-3-26 15:23:54 | 显示全部楼层
等待其他高手解答
发表于 2010-3-26 15:25:08 | 显示全部楼层
用OFDDR打出去就可以了,不一定非要用PLL的,找一对查分对的管脚,约束文件中加上约束。
发表于 2010-6-30 16:17:27 | 显示全部楼层
谢谢分享
发表于 2010-6-30 17:32:54 | 显示全部楼层
采用ODDR的方式,以寄存器的形式输出去,这样的好处是差分时钟与差分数据寄存器的位置差不多,这样它们到输出的 delay更接近点。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-3 13:42 , Processed in 0.022795 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表