在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: dongzz201

[求助] verilog rtl 和 spice 混合仿真

[复制链接]
 楼主| 发表于 2010-4-7 21:27:17 | 显示全部楼层
why ?
who ?
what ?
how?
 楼主| 发表于 2010-4-13 12:18:21 | 显示全部楼层
什么工具可以实现verilog rtl 和 spice 混合仿真?
我以前使用HSPICE 仿真 模拟电路,使用NC-VERILOG仿真数字电路。
现在要模拟、VERILOG RTL一起仿真,哪个工具可以?
HSIM ? 估计不行吧,需要使用一起VCS仿真。
有没有一个工具可以做仿真呢?
发表于 2010-4-13 14:23:54 | 显示全部楼层
how about adit (mentor)
 楼主| 发表于 2010-4-14 10:03:17 | 显示全部楼层
adit (mentor) ?

你使用过这个工具吗?
发表于 2010-11-24 15:21:09 | 显示全部楼层
回复 1# dongzz201


    you can try to do cosim using NC_verilog+ultrasim(all tools of Cadence)
发表于 2011-8-8 22:26:30 | 显示全部楼层
可以用spectreS做混合仿真
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-6 05:07 , Processed in 0.018574 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表