在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2953|回复: 7

[求助] 请教via1&via1Blockage overlap的问题

[复制链接]
发表于 2010-3-22 21:59:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用MIlkyway生成ram的参考库,整个流程做完后,做DRC检查是出现如下的violations:
Brief Error Summary
Error Type  Num Description
Via1&Via1Blk Ov  9920 via1 & via1Blockage overlap
Via2&Via2Blk Ov  14364 via2 & via2Blockage overlap
采用才参考库做Astro时,也有好多这样的问题。
很迷茫,不知道是什么原因造成的?是不是我生成中的步骤有错呀?可是该步骤是ASTRO做培训时给的,应该没什么问题的。求高手解答!非常感谢!
 楼主| 发表于 2010-3-23 10:28:19 | 显示全部楼层
怎么没有人解答呢? 急呀!
发表于 2010-3-25 23:59:00 | 显示全部楼层
我估计你提库有问题,很可能是把flat metal当作blockage了。你要是有lef可以手工检查看看
 楼主| 发表于 2010-3-26 10:03:25 | 显示全部楼层
请问你说的lef文件是用Memory compiler生成的吗?我的没有生成
 楼主| 发表于 2010-4-11 16:15:42 | 显示全部楼层
现在明白了 这个问题可以忽略的 呵呵
发表于 2010-4-12 20:19:47 | 显示全部楼层
用vclef提取fram就不会有这个问题。
发表于 2011-10-11 22:44:09 | 显示全部楼层
为什么可以忽略?不太懂,能否讲清楚一点
发表于 2011-10-12 00:25:16 | 显示全部楼层
用read_lef吧,如果lef是正确的话

比你用抽gds, bpv 好多了,很容易出问题

lef到mw是最简单的流程
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 01:24 , Processed in 0.029231 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表