在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2313|回复: 3

[求助] fpga实现时为什么要用RTL方式实现

[复制链接]
发表于 2010-3-19 22:50:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
另外,在实现的过程中,就是编程序,然后综合就得到电路了,这过程中是怎么与寄存器联系的?也就是说RTL在这过程中是如何体现的?
发表于 2010-3-19 23:22:16 | 显示全部楼层
1# wxfxwk1986
不然也可以画原理图
HDL synthesis 的过程,你可以看看相关资料
发表于 2010-3-21 13:47:38 | 显示全部楼层
编程的同时,就应该知道哪些语句会综合成寄存器了。
发表于 2010-3-22 00:26:53 | 显示全部楼层
估计lz做这个时间比较少。。。

ls说的对
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:08 , Processed in 0.027835 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表