在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2262|回复: 8

[求助] 希望高手指点

[复制链接]
发表于 2010-3-18 11:12:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
迷茫中
VERILOG已经会使用 ISE也会使用
下一步应该学点什么呢
希望高手指点 谢谢
发表于 2010-3-18 12:49:55 | 显示全部楼层
精通了才是比较好,不要认为会用即可。如果你未来期望在FPGA方面发展,可以多了解一些FPGA内部的结构方面的知识,以及一些时序上的知识。
发表于 2010-3-18 12:58:42 | 显示全部楼层
学时序吧,很重要的
发表于 2010-3-18 13:53:48 | 显示全部楼层
会,不等于精通
要搞就搞点有难度的,比如数据通讯啊,等等
 楼主| 发表于 2010-3-18 17:42:23 | 显示全部楼层
其实时序我也看了很多的东西了  大概20几篇吧  内部结构我也看过  不知道下面的进展是什么  谢谢大家指点
发表于 2010-3-18 17:42:28 | 显示全部楼层
verilog只是基础。下面可以搞搞算法。实现算法,验证算法都很重要的。还要学学底层的东西。RTL结构分析,怎么去控制时序,满足时间要求。搞搞外围。弄弄信号完整性。这些都搞通了。你会发现,自己知道的还是太少。
发表于 2010-3-18 19:01:06 | 显示全部楼层
建议先练习写点实际的东西,FSM,FIFO之类的,学习时序、风格。
当你把Verilog Coding和实际的门级电路联系在一起的时候,才表明有些进步。
接下来,如果对SOC有兴趣,学习架构方面的东西,比如RSIC结构,ARM AMBA结构,写写其中的DMA、Master、Slave之类的。
对通信之类的感兴趣的话,可以学些算法,并尝试着用RTL 实现一下。
发表于 2010-3-19 10:34:53 | 显示全部楼层
同问啊 我也是这种情况呢!
发表于 2010-3-19 10:52:43 | 显示全部楼层
每一学科都有它的精髓,不做项目很难知晓
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 07:37 , Processed in 0.028400 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表